Rodyti trumpą aprašą

dc.contributor.authorJurgo, Marijan
dc.contributor.authorNavickas, Romualdas
dc.date.accessioned2023-09-18T17:30:05Z
dc.date.available2023-09-18T17:30:05Z
dc.date.issued2018
dc.identifier.issn2029-2341
dc.identifier.urihttps://etalpykla.vilniustech.lt/handle/123456789/123856
dc.description.abstractDarbe aprašomas 2D Vernier žiedinio laikinio skaitmeninio keitiklio (LSK), skirto fazės detektoriui visiškai skaitmeninės struktūros dažnio sintezatoriuje, modelis, įgyvendintas vartojant VHDL aparatūros programavimo kalbą. LSK sudarytas iš dviejų skirtingo dažnio žiedinių generatorių, arbitrų matricos, valdymo bloko, frontų ir periodų skaitiklių bei išėjimo dekoderio. Dviejų žiedinių generatorių struktūros yra vienodos. Jie sudaryti iš trijų pakopų žiedinių generatorių, kurių dažnis valdomas keičiant lygiagrečiai sujungtų generatoriaus sekcijų skaičių. Metastabilumo langui sumažinti arbitrais naudojami lygiu valdomi SR trigeriai ir D tipo frontu valdomi trigeriai. Taip pat dėl simetriškos SR trigerio struktūros tokie arbitrai vienodai apkrauna abu generatorius. Siūlomos struktūros LSK leidžia matuoti laiko trukmę, mažesnę nei vieno inverterio vėlinimo trukmė. Be to, 2D struktūros LSK rezultato apskaičiavimo trukmė yra mažesnė nei 1D struktūros LSK.lit
dc.description.abstractIn this paper, the model of 2D Vernier time to digital converter (TDC) based on gated ring oscillators, which is implemented using VHDL hardware description language, is presented. Such TDC can be used as a phase detector in all-digital frequency synthesisers. TDC is composed of two gated ring oscillators of different frequency, arbiters’ matrix, control block, edge and lap counters and output decoder. Two ring oscillators share same structure – they are made of parallel-connected three-stage gated ring oscillators. Different frequency is obtained by switching different number of sections of the oscillator. To decrease the metastability window of the arbiters, SR latches and D flip-flops are used as arbiters. Also, due to symmetric topology of SR latch, such arbiters equally load both oscillators. Proposed TDC can measure time interval which is lower than inverter delay. Furthermore, the output of TDC employing 2D structure is calculated faster, compared to 1D TDC.eng
dc.formatPDF
dc.format.extentp. 1-5
dc.format.mediumtekstas / txt
dc.language.isolit
dc.relation.isreferencedbyDOAJ
dc.relation.isreferencedbyICONDA
dc.relation.isreferencedbyAcademic Search Complete
dc.rightsLaisvai prieinamas internete
dc.source.urihttps://doi.org/10.3846/mla.2018.2763
dc.source.urihttps://talpykla.elaba.lt/elaba-fedora/objects/elaba:31951483/datastreams/MAIN/content
dc.title2D Vernier žiedinio laikinio skaitmeninio keitiklio modelis
dc.title.alternativeThe model of 2D Vernier time to digital converter based on gated ring oscillators
dc.typeStraipsnis kitoje DB / Article in other DB
dcterms.accessRightsThis work is licensed under a Creative Commons Attribution 4.0 International License.
dcterms.references7
dc.type.pubtypeS3 - Straipsnis kitoje DB / Article in other DB
dc.contributor.institutionVilniaus Gedimino technikos universitetas
dc.contributor.facultyElektronikos fakultetas / Faculty of Electronics
dc.subject.researchfieldT 001 - Elektros ir elektronikos inžinerija / Electrical and electronic engineering
dc.subject.vgtuprioritizedfieldsIK0202 - Išmaniosios signalų apdorojimo ir ryšių technologijos / Smart Signal Processing and Telecommunication Technologies
dc.subject.ltspecializationsL104 - Nauji gamybos procesai, medžiagos ir technologijos / New production processes, materials and technologies
dc.subject.lt2D Vernier
dc.subject.ltlaikinis skaitmeninis keitiklis
dc.subject.ltskiriamoji geba
dc.subject.ltžiedinis generatorius
dc.subject.en2D Vernier
dc.subject.enresolution
dc.subject.enring oscillator
dc.subject.entime to digital converter
dcterms.sourcetitleMokslas – Lietuvos ateitis: Elektronika ir elektros inžinerija - 2018 = Science – future of Lithuania: Electronics and electrical engineering - 2018
dc.description.volumevol. 10
dc.publisher.nameVGTU leidykla Technika
dc.publisher.cityVilnius
dc.identifier.doi10.3846/mla.2018.2763
dc.identifier.elaba31951483


Šio įrašo failai

Thumbnail

Šis įrašas yra šioje (-se) kolekcijoje (-ose)

Rodyti trumpą aprašą