Integrinių analoginių filtrų perjungiamųjų rezistorių matricos projektavimas ir tyrimas

Abstract

Integriniuose analoginiuose filtruose ir juos derinančiuose savaiminio derinimo grandinėse naudojamos perjungiamųjų rezistorių matricos, skirtos mažu žingsniu keisti filtrą sudarančias varžas, taip keičiant filtro parametrus: ribinį dažnį, stiprinimą, filtro kokybę. Šiuolaikiniuose daugiastandarčiuose siųstuvuose-imtuvuose naudojami aukštesniosios eilės žemųjų dažnių filtrai, kurie lemia didesnį pasyvių elementų naudojimo mastą. Darbe siūloma nauja integrinių aktyviųjų RC filtrų perjungiamųjų rezistorių matricos struktūra ir jos projektavimo metodika, leidžianti kompensuoti integrinių grandynų gamybos technologijos netolydumus ir temperatūros svyravimus. Pasiūlytas projektavimo metodas patikrintas naudojant 0,18 μm KMOP integrinių grandynų gamybos technologiją ir „Cadence Virtuoso“ programinę įrangą. Gauti siūlomos naujos perjungiamųjų rezistorių matricos struktūros skaičiavimų rezultatai palyginami su kitokių literatūroje pateiktų perjungiamųjų rezistorių matricų struktūrų parametrais. Suprojektuota perjungiamųjų rezistorių matrica turi kitų struktūrų privalumų – mažesnis užimamas integrinio lusto plotas, užtikrinant mažą varžos nustatymo neapibrėžtumą, bei aukštas varžos nustatymo tikslumas. Suprojektuotos perjungiamųjų rezistorių matricos skaičiavimai parodo, kad, naudojant aštuonias skiltis matricai valdyti, užtikrinamas 0,3 % varžos nustatymo neapibrėžtumas, ne daugiau nei 0,8 % varžos derinimo tikslumas, o užimamas integrinio grandyno plotas siekia iki 553 μm2.

Resistor matrixes are widely used in active RC filters as well as in self-tuning systems. Using self-tuning systems for active RC filters, it is possible to automatically tune various parameters of filter – cut-off frequency, gain and quality of filter. Most recent multiband transceivers employ higher order filters for fine bandpass filtering, thus number of passive components increases. In this work, a novel resistor matrix structure and design method is proposed. Proposed resistor matrix structure compensates both integrated circuit process variations and temperature change. Proposed resistor matrix is designed using 0.18 μm TSMC CMOS technology node and investigated using Cadence Virtuoso software. For most accurate comparison of different resistor matrices, all of them were designed in same technology node using design techniques described in other authors’ works.