Show simple item record

dc.contributor.authorBarzdėnas, Vaidotas
dc.contributor.authorGražulevičius, Gediminas
dc.contributor.authorLiobe, John Charles
dc.contributor.authorVasjanov, Aleksandr
dc.contributor.authorKladovščikov, Leonid
dc.date.accessioned2023-09-18T20:45:10Z
dc.date.available2023-09-18T20:45:10Z
dc.date.issued2021
dc.identifier.issn0120-5609
dc.identifier.other(WOS_ID)000652190100004
dc.identifier.urihttps://etalpykla.vilniustech.lt/handle/123456789/152333
dc.description.abstractThis paper describes the analysis of processes used in micro- and nano-electronic device manufacturing. It also presents an exemplary and novel laboratory exercise in which an epitaxial planar n + pn bipolar transistor with junction isolation is illustrated and analyzed step-by-step. Only seven photolithography steps are used to obtain this bipolar transistor structure: for buried layer formation, for junction transistor isolation and collectors regions formation, for base region formation, for emitter and collector n+ region formation, for contact windows, for first aluminum metallization, and, finally, for passivation. Silvaco TCAD software tools are used to implement all of these manufacturing processes and to simulate the resulting I-V characteristics of all presented semiconductor structures. This type of laboratory work provides students with basic knowledge and a consistent understanding of bipolar transistor manufacturing, as well as facilitating theoretical understanding, analysis, and simulation of various semiconductor manufacturing processes without the need for costly and lengthy technological manufacturing experiments. This article also presents the conclusions and other benefits of such laboratory work, as well as possible recommendations for further improvement or expansion.eng
dc.description.abstractEste artículo describe el análisis de los procesos utilizados en la fabricación de dispositivos de micro y nanoelectrónica. También presenta un ejercicio de laboratorio ejemplar y novedoso en el que se ilustra y analiza paso a paso un transistor bipolar plano n + pn epitaxial con aislamiento de unión. Solo se utilizan siete pasos de fotolitografía para obtener esta estructura de transistor bipolar: para la formación de capas enterradas, para el aislamiento del transistor de unión y la formación de regiones colectoras, para la formación de regiones base, para la formación de regiones emisoras y colectoras n+, para ventanas de contacto, para la primera metalización de aluminio, y finalmente para pasivación. Las herramientas de software Silvaco TCAD se utilizan para implementar todos estos procesos de fabricación y para simular las características I-V resultantes de todas las estructuras de semiconductores presentadas. Este tipo de trabajo de laboratorio proporciona a los estudiantes conocimientos básicos y una comprensión constante de la fabricación de transistores bipolares. Asimismo, este estudio facilita la comprensión teórica, el análisis y la simulación de varios procesos de fabricación de semiconductores sin la necesidad de experimentos de fabricación tecnológicos costosos y largos. Este artículo también presenta las conclusiones y otros beneficios de dicho trabajo de laboratorio, así como posibles recomendaciones para una su mejora o expansión.spa
dc.formatPDF
dc.format.extentp. 1-11
dc.format.mediumtekstas / txt
dc.language.isoeng
dc.relation.isreferencedbyScopus
dc.relation.isreferencedbyScience Citation Index Expanded (Web of Science)
dc.rightsLaisvai prieinamas internete
dc.source.urihttps://doi.org/10.15446/ing.investig.v41n3.88685
dc.source.urihttps://revistas.unal.edu.co/index.php/ingeinv/article/view/88685/79418
dc.source.urihttps://revistas.unal.edu.co/index.php/ingeinv/index
dc.source.urihttps://talpykla.elaba.lt/elaba-fedora/objects/elaba:97517365/datastreams/MAIN/content
dc.subjecteducación en ingeniería electrónica
dc.subjectentorno de aprendizaje de laboratorio
dc.subjecttecnología de aprendizaje
dc.subjectherramientas TCAD
dc.titleVerification of a fabless device model using TCAD tools: from bipolar transistor formation to I-V characteristics extraction
dc.title.alternativeVerificación de un modelo de dispositivo sin defectos utilizando herramientas TCAD: desde la formación de transistores bipolares hasta la extracción de características I-V
dc.typeStraipsnis Web of Science DB / Article in Web of Science DB
dcterms.accessRightsAttribution 4.0 International (CC BY 4.0)
dcterms.licenseCreative Commons – Attribution – 4.0 International
dcterms.references15
dc.type.pubtypeS1 - Straipsnis Web of Science DB / Web of Science DB article
dc.contributor.institutionVilniaus Gedimino technikos universitetas
dc.contributor.facultyElektronikos fakultetas / Faculty of Electronics
dc.subject.researchfieldT 001 - Elektros ir elektronikos inžinerija / Electrical and electronic engineering
dc.subject.studydirectionE09 - Elektronikos inžinerija / Electronic engineering
dc.subject.vgtuprioritizedfieldsIK0202 - Išmaniosios signalų apdorojimo ir ryšių technologijos / Smart Signal Processing and Telecommunication Technologies
dc.subject.ltspecializationsL106 - Transportas, logistika ir informacinės ir ryšių technologijos (IRT) / Transport, logistic and information and communication technologies
dc.subject.enelectronics engineering education
dc.subject.enlaboratory learning environment
dc.subject.enlearning technology
dc.subject.enTCAD tools
dcterms.sourcetitleIngenieria e investigacion
dc.description.issueiss. 3
dc.description.volumevol. 41
dc.publisher.nameUniversidad Nacional de Colombia
dc.publisher.cityBogota
dc.identifier.doi000652190100004
dc.identifier.doi10.15446/ing.investig.v41n3.88685
dc.identifier.elaba97517365


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record