0,25 mikro m KMOP technologijos krūviui jautraus priešstiprintuvio projektavimas ir tyrimas

Abstract

Šio magistro darbo tikslas – naudojant integrinių grandynų projektavimo programinį paketą Cadence suprojektuoti krūviui jautrų priešstiprintuvį (KJP) – vieną iš krūviui jautraus stiprintuvo KJS sudedamųjų dalių, plačiai taikomą skaitmeninėse elementariųjų dalelių registravimo sistemose (SEDRS). Projektavimui buvo panaudota 0,25 μm silicio komplementariųjų lauko tranzistorių (KMOP) technologija. Magistro darbe buvo analizuojama SEDRS sistemų konstrukcija, SEDRS veikimo principas, jose naudojamų KJP veika ir pagrindiniai jų parametrai. Darbo metu buvo apskaičiuotos ir įvertintos AJT sujungimų parazitinės talpos ir varžos siekiant tiksliau įvertinti jų įtaką KJP signalui. Buvo suprojektuotos KJP principinė elektrinė schema ir jos topologija bei atliktas schemos ir topologijos kompiuterinis modeliavimas, o gauti rezultatai palyginti. Pagrindiniai gauti KJP parametrai – registravimo trukmė mažesnė nei 45 ns, vartojamoji galia mažesnė nei 3 μW, perdavimo koeficientas didesnis nei 35 mV/kē. Aktyviajam taškiniui jutikliui naudojama CdZnTe medžiaga, kurios storis yra nuo 500 μm iki 100 μm, vaizdo taško dydis mažesnis nei (50×50) μm, gūburinio išvado diametras iki 50 μm. Magistro darbą sudaro šešios dalys: įvadas, literatūros analizė, parazitinių talpų ir varžų skaičiavimai, KJP schemos ir topologijos projektavimo ir tyrimo rezultatai, išvados ir literatūros sąrašas. Darbo apimtis – 62 p. teksto be priedų, 39 iliustr., 13 lent., 37 bibliografiniai šaltiniai. Atskirai pridedami darbo priedai.

The purpose of the master’s thesis: using integrated circuits designing software „Cadence“ to project charge sensitive preamplifier (CSP) which is one of the blocks of the charge sensitive amplifier (CSA). It is widely applicable in digital counting systems of elementary particles counting systems (DCSEP). There was used 0,25 μm technology of CMOS for the designing. In the master’s thesis there was analyzed the construction of DCSEP, its operation principle, CSP’s act and basic parameters used in it. During the master’s thesis there was calculated and evaluated APD’s junction of parasitic capacitance and resistance in order to precisely evaluate their influence to CSP signal. There was designed CSP’s principal electrical scheme and its typology and there was performed the computer-based simuliation of scheme and typology. The given results were compared. The basic received parameters of CSP: peaking time is less than 45 ns, power consumption is less than 3 μW, the gain is bigger than 35 mV/kē. For the APD there was used the CdZnTe material whose thickness is from 500 μm to 100 μm, pixel size is less than (50×50) μm, the bump diameter is to 50 μm. Master‘s thesis consists of six parts: introduction, literature analysis, the calculations of parasitic capacitance and resistance, CSP’s scheme and typology designing and analysis results, conclusions and references. The amount of thesis: 62 pages without appendixes, 39 illustrations, 37 bibliographical sources. The appendixes of the thesis are enclosed separately.