Investigation of digital signal processing for measurement of dynamic parameters of high-speed DAC‘s

Abstract

Developed LabView Virtual Instrument (VI) for digital signal processing of sampling converter signal for measurement of serttling times of high-speed high resolution DACs is presented. Investigations performed by setting DAC output signal parameters set to noise level to 0.8 of readout levels (exceeding values of 12 bit resolutions DACs with 0.5 LSB readout levels) and also by setting noise level voltage to 4 LSB (exceeding noise level of real testers for 14 bit DACs). Investigations have shown that it is possible to achieve 3 % maximum inaccuracy by processing 15 realizations of 12 bit DAC signals and 500 realizations of 14 bit DAC signals.

Pristatoma tiriamųjų signalų skaitmeninio modelio generavimo, jų skaitmeninio apdorojimo ir nusistovėjimo trukmės matavimo programa, skirta sparčiųjų daugelio skilčių SAK automatizuoto nusistovėjimo trukmėms matuoti. Tyrimams buvo generuoti SAK išėjimo impulsų skaitmeniniai masyvai, turintys 0,8 MRS signalo nusistovėjusio lygio nestabilumus (tai didesnė kaip realių 12 skilčių SAK matuoklių išėjimo signalų, nustačius 0,5 MRS atskaitos lygius triukšmų vertė) ir 4 MRS (tai didesnis kaip realiuose matuokliuose triukšmo lygis matuojant 14 skilčių SAK). Nustatyta, kad matavimo paklaida neviršija 3 %, kada apdorojama 15 tiriamųjų 12 skilčių SAK signalų ir 500 tiriamųjų 14 skilčių SAK signalų.