Simulation of the integrated signal folding circuit with P–Spice

View/ Open
Date
2007Author
Jasonis, Vaidas
Poviliauskas, Darius
Marcinkevičius, Albinas Jonas
Metadata
Show full item recordAbstract
The dynamical characteristics simulation results of the analog signal folding circuit for comparator ADCs were presented. The transient processes at differential folding and comparator stages switching points were simulated using improved models of real transistors and software P – Spice, when folding factor M = 4, 6, 8, 10, 12 and more, and when clock signal’s frequencies are from 6,25 GHz to 4,1 GHz. It has been determined that the optimal folding coefficient is 4–8. When M is larger, the requirements for the comparator sensitivity become more rigid and the signal processing speed becomes lower. E.g., when M = 8, the signal variation speed v = 250 mV / ns, and the comparator sensitivity u ∆ = 175 mV. When M = 12, v = 125 mV / ns, u ∆ ≤ 31,5 mV. By simulating the circuit when M > 12, it has been determined that codes were missed. It is related to the nonlinearity of transistor volt–ampere characteristics on the edges of these characteristics. With the aim to increase M > 12, it is necessary to improve sensitivity of comparator, to optimize the input signal dynamic range and to expand the linear part of folding amplifiers transistors volt–ampere characteristics. Pateikti analoginio signalo sąsūkos schemos, skirtos komparatoriniams ASK, dinaminių charakteristikų modeliavimo rezultatai. Pasinaudojant patobulintais realių tranzistorių modeliais ir paketu P – Spice, sumodeliuoti pereinamieji procesai diferencialinių sąsūkos ir komparatoriaus pakopų persijungimo taškuose, esant sąsūkos koeficientui M = 4, 6, 8, 10, 12 ir daugiau, kai taktinių impulsų dažniai yra nuo 6,25 GHz iki 4,1 GHz. Nustatyta, kad optimalus sąsūkos koeficientas yra 4–8. Didėjant M, smarkiai griežtėja reikalavimai komparatoriaus jautrumui, sumažėja signalo diskretizavimo greitis. Kai sąsūkos koeficientas M = 8, signalo kitimo greitis v = 250 mV/ns, o komparatoriaus jautris u ∆ = 175 mV. Kai M = 12, v = 125 mV / ns, o u ∆ ≤ 31,5 mV. Modeliuojant schemą, kai M > 12 pastebėta, kad komparatorius veikia nestabiliai ir prarandami kodai. Tai susiję su tranzistorių voltamperinių charakteristikų netiesiškumu šių charakteristikų kraštuose. Siekiant padidinti M > 12, būtina pagerinti komparatoriaus jautrį, optimizuoti signalo dinaminį diapazoną ir išplėsti sąsūkos stiprintuvų voltamperinių charakteristikų tiesinę dalį.
