Rodyti trumpą aprašą

dc.contributor.authorJasonis, Vaidas
dc.contributor.authorPoviliauskas, Darius
dc.contributor.authorMarcinkevičius, Albinas Jonas
dc.date.accessioned2023-09-18T20:23:59Z
dc.date.available2023-09-18T20:23:59Z
dc.date.issued2007
dc.identifier.issn1392-1215
dc.identifier.other(BIS)VGT02-000016299
dc.identifier.urihttps://etalpykla.vilniustech.lt/handle/123456789/149659
dc.description.abstractThe dynamical characteristics simulation results of the analog signal folding circuit for comparator ADCs were presented. The transient processes at differential folding and comparator stages switching points were simulated using improved models of real transistors and software P – Spice, when folding factor M = 4, 6, 8, 10, 12 and more, and when clock signal’s frequencies are from 6,25 GHz to 4,1 GHz. It has been determined that the optimal folding coefficient is 4–8. When M is larger, the requirements for the comparator sensitivity become more rigid and the signal processing speed becomes lower. E.g., when M = 8, the signal variation speed v = 250 mV / ns, and the comparator sensitivity u ∆ = 175 mV. When M = 12, v = 125 mV / ns, u ∆ ≤ 31,5 mV. By simulating the circuit when M > 12, it has been determined that codes were missed. It is related to the nonlinearity of transistor volt–ampere characteristics on the edges of these characteristics. With the aim to increase M > 12, it is necessary to improve sensitivity of comparator, to optimize the input signal dynamic range and to expand the linear part of folding amplifiers transistors volt–ampere characteristics.eng
dc.description.abstractPateikti analoginio signalo sąsūkos schemos, skirtos komparatoriniams ASK, dinaminių charakteristikų modeliavimo rezultatai. Pasinaudojant patobulintais realių tranzistorių modeliais ir paketu P – Spice, sumodeliuoti pereinamieji procesai diferencialinių sąsūkos ir komparatoriaus pakopų persijungimo taškuose, esant sąsūkos koeficientui M = 4, 6, 8, 10, 12 ir daugiau, kai taktinių impulsų dažniai yra nuo 6,25 GHz iki 4,1 GHz. Nustatyta, kad optimalus sąsūkos koeficientas yra 4–8. Didėjant M, smarkiai griežtėja reikalavimai komparatoriaus jautrumui, sumažėja signalo diskretizavimo greitis. Kai sąsūkos koeficientas M = 8, signalo kitimo greitis v = 250 mV/ns, o komparatoriaus jautris u ∆ = 175 mV. Kai M = 12, v = 125 mV / ns, o u ∆ ≤ 31,5 mV. Modeliuojant schemą, kai M > 12 pastebėta, kad komparatorius veikia nestabiliai ir prarandami kodai. Tai susiję su tranzistorių voltamperinių charakteristikų netiesiškumu šių charakteristikų kraštuose. Siekiant padidinti M > 12, būtina pagerinti komparatoriaus jautrį, optimizuoti signalo dinaminį diapazoną ir išplėsti sąsūkos stiprintuvų voltamperinių charakteristikų tiesinę dalį.lit
dc.format.extentp. 37-40
dc.format.mediumtekstas / txt
dc.language.isoeng
dc.relation.isreferencedbyVINITI
dc.relation.isreferencedbyINSPEC
dc.relation.isreferencedbyScience Citation Index Expanded (Web of Science)
dc.rightsLaisvai prieinamas internete
dc.source.urihttps://eejournal.ktu.lt/index.php/elt/article/view/10327
dc.source.urihttps://talpykla.elaba.lt/elaba-fedora/objects/elaba:6113864/datastreams/ATTACHMENT_6113872/content
dc.source.urihttps://talpykla.elaba.lt/elaba-fedora/objects/elaba:6113864/datastreams/MAIN/content
dc.titleSimulation of the integrated signal folding circuit with P–Spice
dc.title.alternativeМоделирование интегральной схемы свëртки сигнала с помощью P– Spice
dc.title.alternativeSignalo sąsūkos integrinės schemos modeliavimas naudojantis paketu P–Spi
dc.typeStraipsnis Web of Science DB / Article in Web of Science DB
dcterms.references6
dc.type.pubtypeS1 - Straipsnis Web of Science DB / Web of Science DB article
dc.contributor.institutionVilniaus Gedimino technikos universitetas
dc.contributor.facultyElektronikos fakultetas / Faculty of Electronics
dc.subject.researchfieldT 001 - Elektros ir elektronikos inžinerija / Electrical and electronic engineering
dc.subject.ltSignalų teorija (teleryšiai)
dc.subject.ltKomparatoriai
dc.subject.ltTranzistoriai
dc.subject.ltIntegrinės schemos
dc.subject.enSignal theory (telecommunication)
dc.subject.enComparator circuits
dc.subject.enTransistors
dc.subject.enIntegrated circuits
dcterms.sourcetitleElektronika ir elektrotechnika
dc.description.issueNo. 1(73)
dc.publisher.nameTechnologija
dc.publisher.cityKaunas
dc.identifier.doiVGT02-000016299
dc.identifier.doiELB01-000004508
dc.identifier.doiLT-eLABa-0001:J.04~2007~ISSN_1392-1215.N_1_73.PG_37-40
dc.identifier.doi000255135400008
dc.identifier.elaba6113864


Šio įrašo failai

Thumbnail

Šis įrašas yra šioje (-se) kolekcijoje (-ose)

Rodyti trumpą aprašą