• Lietuvių
    • English
  • English 
    • Lietuvių
    • English
  • Login
View Item 
  •   DSpace Home
  • Baigiamieji darbai (ETD) / Graduation works (ETD)
  • Daktaro disertacijos ir jų santraukos / Doctoral dissertations and their summaries
  • View Item
  •   DSpace Home
  • Baigiamieji darbai (ETD) / Graduation works (ETD)
  • Daktaro disertacijos ir jų santraukos / Doctoral dissertations and their summaries
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Investigation of signal transformation circuits in analog-to-digital converters

Thumbnail
View/Open
V.Jasonio disertacijos santrauka.pdf (421.5Kb)
Date
2007
Author
Jasonis, Vaidas
Metadata
Show full item record
Abstract
Mathematical models of signal conversion circuits (SCC) for the integrated ADC and the methodology of calculating parameters were created. Analytical equations, which relate main SCC parameters to the analog signal spectrum frequency and the number of converter bits, were derived. By applying these equations the complex simulation of the converter dynamic characteristics was performed. The developed calculation methodology can be used for the synthesis and design of interpolating converters. A new architecture of the high-speed integrated ADC with SSHC, SFC and SIC circuits, in which the number of comparators and power consumption are significantly reduced, was designed. Simulation of frequency characteristics of the signal sample and hold circuit (SSHC) aperture errors was performed by evaluating the influence of the strobing signal and noise dynamic parameters. It has been determined that in the high frequency range the strobing pulse edge duration and the noise amplitude have essential influence on the aperture error. The SSHC speed is 4•10^9 samples per second and the error does not exceed 1 mV. Computer simulation of the designed 8-bit interpolating analog-to-digital converter with signal conversion circuits was performed and the dynamic characteristics of the converter were investigated. It has been determined that parameters of the designed converter are as follows: the number of effective bits is 8, when the sinusoidal analog signal frequency is 10 MHz, the aperture uncertainty is equal to about 20 ps, and the ratio signal / noise – about 45 dB. The signal folding coefficient is M = 8, the number of folding blocks is k = 6 and the signal interpolation coefficient is K = 6. As compared with the parallel 8-bit ADC structure, the number of comparators decreased about 8 times. The total number of components in the interpolating 8-bit ADC decreased about 6 times. Moreover, it has been determined that the interpolating ADC speed can be increased by reducing the main parameters of the signal conversion circuits: the folding coefficient M, the number of folding blocks k, and the interpolation coefficient K.
 
Sukurti signalų transformacijos grandynų (STG) integriniams ASK matematiniai modeliai ir parametrų skaičiavimo metodika. Išvestos analitinės lygtys, kurios susieja pagrindinius STG parametrus su analoginio signalo spektro dažniu ir keitiklio skilčių skaičiumi. Taikant šias lygtis atliktas keitiklio dinaminių charakteristikų modeliavimas. Sudarytą skaičiavimo metodiką galima panaudoti interpoliacinių keitiklių sintezei ir projektavimui. Sukurta nauja spartaus integrinio ASK su SILG, SSG ir SIG architektūra, kurioje ženkliai sumažintas komparatorių skaičius ir suvartojamoji galia. Atliktas signalo imties ir laikymo grandyno (SILG) apertūrinių paklaidų dažninių charakteristikų modeliavimas įvertinant strobavimo signalo ir triukšmo dinaminių parametrų įtaką. Nustatyta kad apertūrinei paklaidai aukštųjų dažnių srityje esminę įtaką turi strobavimo impulsų fronto trukmė ir triukšmo amplitudė. SILG sparta siekia 4•10^9 imčių per sekundę, o jai esant paklaida neviršija 1 mV. Atliktas suprojektuoto 8 skilčių interpoliacinio analoginio-skaitmeninio keitiklio su signalo transformacijos grandynais modeliavimas kompiuteriu ir ištirtos keitiklio dinaminės charakteristikos. Nustatyta, kad sukurto keitiklio parametrai šie: efektyviųjų bitų skaičius 8, kai sinusinio analoginio signalo dažnis 10 MHz, apertūrinė neapibrėžtis apie 20 ps, o santykis signalas / triukšmas – apie 45 dB. Signalo sąsūkos koeficientas M = 8, sąsūkos blokų skaičius k = 6, signalo interpoliacijos koeficientas K = 6. Lyginant su lygiagrečiąja 8 skilčių ASK struktūra komparatorių skaičius sumažėjo apie 8 kartus. Bendras komponentų skaičius interpoliaciniame 8 skilčių ASK sumažėjo apie 6 kartus. Taip pat nustatyta, kad interpoliacinio ASK spartą galima padidinti sumažinus pagrindines signalų transformacijos grandynų parametrų vertes: sąsūkos koeficientą M, sąsūkos blokų skaičių k ir interpoliacijos koeficientą K.
 
Issue date (year)
2007
URI
https://etalpykla.vilniustech.lt/handle/123456789/108660
Collections
  • Daktaro disertacijos ir jų santraukos / Doctoral dissertations and their summaries [1724]

 

 

Browse

All of DSpaceCommunities & CollectionsBy Issue DateAuthorsTitlesSubjects / KeywordsInstitutionFacultyDepartment / InstituteTypeSourcePublisherType (PDB/ETD)Research fieldStudy directionVILNIUS TECH research priorities and topicsLithuanian intelligent specializationThis CollectionBy Issue DateAuthorsTitlesSubjects / KeywordsInstitutionFacultyDepartment / InstituteTypeSourcePublisherType (PDB/ETD)Research fieldStudy directionVILNIUS TECH research priorities and topicsLithuanian intelligent specialization

My Account

LoginRegister