• Lietuvių
    • English
  • English 
    • Lietuvių
    • English
  • Login
View Item 
  •   DSpace Home
  • Baigiamieji darbai (ETD) / Graduation works (ETD)
  • Daktaro disertacijos ir jų santraukos / Doctoral dissertations and their summaries
  • View Item
  •   DSpace Home
  • Baigiamieji darbai (ETD) / Graduation works (ETD)
  • Daktaro disertacijos ir jų santraukos / Doctoral dissertations and their summaries
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Testing Of Settling Times Of Fast Digital-To-Analog Converters

Thumbnail
View/Open
Summary_2010_11_14.pdf (214.7Kb)
Date
2010
Author
Ustinavičius, Tomas
Metadata
Show full item record
Abstract
The purpose of researched system is automatic evaluation of dynamic parameter changes in fast digital-to-analogue converters (DAC). It is designed to determine settling times. Determining settling time in fast DAC short time periods is registered while signal is changing in very small 1 LSB (Least significant bit) range. 1 LSB is only 0,025 % of all scale in 12 bits DAC, and 0,0015 % in 16 bits DAC. Modern fast DAC settling time is in range from one to several tens of nanoseconds. DAC quality depends on the determination of small sizes of two parameters – the duration and value of level. We face with a lot of short delay period rating scopes and with large data arrays which should be collected and processed, and the product quality class should be identified. The scientists investigated determination of DAC parameters and achieved good results. However there are still unsolved tasks in time intervals and voltage small size rating. It is impossible to evaluate DAC settling times qualitatively, easily and cheap by using known methods. In addition the requirements for quality are increasing because DAC is becoming faster and faster number of bits is increasing constantly. Settling time research of DAC of more segments is much more difficult because of especially small reference levels; this determines the part of DAC output signal, in which settling time is set. Many tasks related with fast integrated circuits dynamic parameters testing were solved analytically and also by creating special testers. But today focus must be on the analysis of digital DAC signals dynamical parameters quality determination. This was the reason to develop a new generation special tester in this investigation, that will let digital processing equipment determine dynamic parameters more effectively and for further investigations to determine how much it is possible to increase reliability of settling time testing, processing testing values with digital equipment.
 
Tirtosios sistemos paskirtis – automatinis sparčių skaitmeninių-analoginių keitiklių (SAK) dinaminių parametrų tikrinimas. Ji skirta nusistovėjimo trukmėms tikrinti. Sparčių SAK nusistovėjimo trukmės tikrinimo metu tenka registruoti trumpus laiko intervalus, signalui kintant labai mažose 1 mažiausios reikšminės skilties (MRS) ribose. 12 skilčių SAK 1 MRS sudaro tik 0,025 % visos jo skalės, o 16 skilčių SAK – 0,0015 %. Šiuolaikinių sparčiųjų SAK nusistovėjimo trukmės yra nuo vienetų iki kelių dešimčių nanosekundžių. Taigi SAK kokybė yra susieta su dviejų parametrų – trukmės ir lygio vertės – mažų dydžių nustatymu. Akivaizdu, kad susiduriama su didelėmis labai trumpų vėlinimo trukmių įvertinimo apimtimis ir dideliais šių duomenų masyvais, kuriuos reikia kaupti, apdoroti ir nustatyti gaminio kokybės klasę. SAK parametrų nustatymą tyrė ir gerų rezultatų pasiekė daug mokslininkų. Tačiau laiko intervalų ir įtampų mažų dydžių įvertinimo srityje liko dalis neišspręstų uždavinių – žinomi metodai neleidžia kokybiškai, paprastai ir pigiai įvertinti SAK nusistovėjimo trukmes. Be to, reikalavimai kokybei nuolat didėja, nes SAK gaminami vis spartesni ir nuolat didėja skilčių skaičius. Didesnio skilčių skaičiaus SAK nusistovėjimo trukmės tyrimas yra sudėtingas dėl ypač mažų atskaitos lygių, kas nulemia, kad tiriamojo signalo dalį, kurioje vykdomas nusistovėjimo trukmės tikrinimas, tampa sudėtinga išskirti triukšmų fone. Daugelis problemų, susijusių su sparčių integrinių grandynų dinaminių parametrų tikrinimu, buvo sprendžiamos analitiškai ir kuriant specializuotus testerius, tačiau šiuo metu reiktų skirti daugiau dėmesio ne tik specializuotų testerių kūrimui, bet ir skaitmeninei SAK signalų dinaminių parametrų įvertinimo kokybės analizei. Dėl šios priežasties darbe buvo siekiama sukurti naujos kartos specializuotą testerį, skaitmenines apdorojimo priemones įgalinančias efektyviau tikrinti dinaminius parametrus, tolimesniais tyrimais nustatyti kiek galima padidinti nusistovėjimo trukmės tikrinimo patikimumą, apdorojant gautą tikrinimo verčių masyvą skaitmeninėmis priemonėmis.
 
Issue date (year)
2010
URI
https://etalpykla.vilniustech.lt/handle/123456789/108903
Collections
  • Daktaro disertacijos ir jų santraukos / Doctoral dissertations and their summaries [1724]

 

 

Browse

All of DSpaceCommunities & CollectionsBy Issue DateAuthorsTitlesSubjects / KeywordsInstitutionFacultyDepartment / InstituteTypeSourcePublisherType (PDB/ETD)Research fieldStudy directionVILNIUS TECH research priorities and topicsLithuanian intelligent specializationThis CollectionBy Issue DateAuthorsTitlesSubjects / KeywordsInstitutionFacultyDepartment / InstituteTypeSourcePublisherType (PDB/ETD)Research fieldStudy directionVILNIUS TECH research priorities and topicsLithuanian intelligent specialization

My Account

LoginRegister