Analoginės atminties schemos parametrų skaičiavimas signalo laikymo veikoje

Abstract

Pasiūlyti ir sudaryti apibendrinti imties ir laikymo schemos modeliai signalo laikymo veikoje. Išvestos analitinės lygtys ILS parametrams skaičiuoti ir dinaminėms paklaidoms nustatyti. Pateikti imties ir laikymo grandinės su diodų tiltelio raktu modeliavimo rezultatai. Laikoma, kad signalo įtampa yra pjūklo formos ir strobavimo dažnis 250 MHz, dvejetainių skilčių skaičius b = 8. Modeliavimui panaudoti 0,5 Įim dvipolių tranzistorių technologijos SPICE modeliai. Nustatyta, kad, esant laikymo talpai 10 pF, schemos išejimo signalo nuokrypis neviršija vienos žemiausiosios skilties vertės. Parodyta, kad, esant duotiems schemos elementų modelių parametrams, ILS veikimo spartą galima padidinti sumažinant skilčių skaičių arba tikslumą. II. 5, bibl. 7 (lietuvių kalba; santraukos anglų, rusų ir lietuvių k.).

The generalized models of sample and hold circuit in the signal hold mode were proposed and created. Analytical equations for sample and hold circuit parameters calculation and dynamic errors estimation were derived. The sample and hold circuit with diode bridge key simulation results were presented. It was assumed, that signal is serrated, the clock frequency is 250 MHz, and the quantity of binary segments b = 8. The 0,5 (im bipolar integrated technology SPICE models were used for simulation. It was found, that output signal defflection not exceeds one least significant bit value, when hold capacity is 10 pF. It was demonstrated, when circuit model parameters are fixed, the velocity of sample and hold circuit can be increased by decreasing quantity of segments, or precision. 111. 5, bibl. 7 (in Lithuanian; summaries in English, Russian, and Lithuanian).